

⑩ 日本国特許庁(JP)

特許出願公開

## ⑫ 公開特許公報(A) 平4-145712

⑤ Int. Cl.<sup>3</sup>H 03 F 3/60  
3/68

識別記号

庁内整理番号

8836-5J  
8326-5J

④ 公開 平成4年(1992)5月19日

審査請求 未請求 請求項の数 1 (全6頁)

⑭ 発明の名称 分布型増幅器

⑰ 特 願 平2-270266

⑱ 出 願 平2(1990)10月8日

⑲ 発 明 者 中 村 浩

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

⑲ 発 明 者 小 林 信 夫

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

⑰ 出 願 人 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

⑲ 代 理 人 弁理士 柿本 恭成

## 明 細 書

## 1. 発明の名称

分布型増幅器

## 2. 特許請求の範囲

入力信号を遅延させながら伝搬する入力側伝送線路と、前記入力信号を順次入力して増幅信号をそれぞれ出力する複数のFETと、前記複数のFETから出力される増幅信号を順次遅延させて位相の同期をとりつつ出力側へ伝搬していく出力側伝送線路とを、備え、外部インピーダンスと整合のとれた合成線路特性インピーダンスを有する分布型増幅器において、

前記FETのゲート幅に基づき入力側及び出力側の合成線路特性インピーダンスを前記外部インピーダンスよりも低く設定し、

かつ、前記入力側の合成線路特性インピーダンス及び外部インピーダンスの整合をとる入力側インピーダンス整合回路と、

前記出力側の合成線路特性インピーダンス及び外部インピーダンスの整合をとる出力側インピー

ダンス整合回路とを、

設けたことを特徴とする分布型増幅器。

## 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、マイクロ波帯等における高周波増幅用の分布型増幅器、特にその高出力化を図るための構成に関するものである。

(従来技術)

従来、このような分野の技術としては、例えば以下の文献1、2に記載されるようなものがあった。

文献1 Yuji Oda et al., "Ka-Band 1Watt Power GaAs MMICs" (1988) MTT-S Digest p. 413

文献2 Joseph Mun ed., "GaAs Integrated Circuits" (1988) MacMillan Publishing Co. p272

上記文献1に記載された増幅器は、20～30

RECT AVAILABLE COPY

BEST AVAILABLE COPY

GHz帯のマイクロ波帯において高出力を得る化合物半導体FET(Field Effect Transistor)を用いて構成されたものであり、ゲート幅の広いFETを集中させて配置し、その入出力側を $50\Omega$ ラインに整合するようにマッチングがとられている。

このような増幅器は、一般的なものであるが、FETの形状が入出力を結ぶ線に対してどうしても横へ広がってしまうために位相の同期をとることが難しく、またマッチング回路に多大の面積を要してしまう。さらにこの増幅器では、FETが集中しているために放熱の点で不利であり、またソースを基板裏面に接続する際のバイヤホールのための面積余地が少なく、ルールの厳しいバイヤホールが必要となるなどの欠点があった。

このような問題をほぼ解決し、マイクロ波帯の増幅に適した増幅器として、例えば上記文献2に記載された分布型増幅器が提案されている。

この分布型増幅器は、入力用及び出力用の伝送線路間に多数の増幅用FETを分散して並べて配

ーダンスを高くすることが考えられるが、その特性インピーダンスを高めるにも限界があるので、FETのゲート幅を限定することにより入力側の合成線路特性インピーダンスをかせがなければならず、FETのゲート幅をある程度以上には広げることができない。従って、従来の分布型増幅器では、FETの全ゲート幅を十分に増加させることができず、高出力を得ることが困難であった。

そこで、例えばFETの全ゲート幅を増加させるために、伝送線路長を長くすることが考えられる。ところが、この場合には伝送線路による信号の損失が増加し、結果として出力の増加につながらず、高出力が得られない。

本発明は、前記従来技術が持っていた課題として、超広帯域特性を重んじているために高出力が得られない点について解決した分布型増幅器を提供するものである。

(課題を解決するための手段)

本発明は、前記課題を解決するために、入力信号を遅延させながら伝搬する入力側伝送線路と、

置しその各FETの増幅部の位相同期をとって出力する構成を有する。また、伝送線路及びFET等の構成によって、増幅器内部の合成線路特性インピーダンスと外部インピーダンス例えば入出力ライン $50\Omega$ との整合をとるようにしている。

この増幅器では、多数のFETの位相同期をとっているために帯域幅を広くできて超広帯域特性が得られ、またFETが分散して配置されているために放熱の点でも有利であり、さらにはバイヤホールのルールも緩くなるという利点が得られる。(発明が解決しようする課題)

しかしながら、上記構成の分布型増幅器では、次のような課題があった。

従来の分布型増幅器では、入出力 $50\Omega$ 整合を増幅器内部でとり広帯域特性という特徴を重んじているため、入力側の伝送線路単位長さ当たりに付加できるFETのゲート幅がある程度以下に制約される。これは、以下のような理由による。例えば入力側の合成線路特性インピーダンスを $50\Omega$ に設定する場合、入力側伝送線路の特性インピ

前記入力信号を順次入力して増幅信号をそれぞれ出力する複数のFETと、前記複数のFETから出力される増幅信号を順次遅延させて位相の同期をとりつつ出力側へ伝搬していく出力側伝送線路とを、備え、外部インピーダンスと整合のとれた合成線路特性インピーダンスを有する分布型増幅器において、以下のような手段を講じたものである。

即ち、前記分布型増幅器において、前記FETのゲート幅に基づき入力側及び出力側の合成線路特性インピーダンスを前記外部インピーダンスよりも低く設定し、かつ、前記入力側の合成線路特性インピーダンス及び外部インピーダンスの整合をとる入力側インピーダンス整合回路と、前記出力側の合成線路特性インピーダンス及び外部インピーダンスの整合をとる出力側インピーダンス整合回路とを、設けたものである。

(作用)

本発明によれば、以上のように分布型増幅器を構成したので、入力側及び出力側の合成線路特性

インピーダンスは、FETのゲート幅等の設定により、該増幅器の利得、効率、及び帯域幅等の最適化を考慮した上で、所望の高出力が得られるように外部インピーダンスよりも低インピーダンスに設定される。これにより、単位伝送線路当たりには付加できるFETのゲート幅を増加させることができる。

また、前記入力側及び出力側インピーダンス整合回路は、それぞれ、入力側及び出力側の合成線路特性インピーダンスと外部インピーダンスとの整合をとるように働く。

従って、前記課題を解決できるのである。

(実施例)

第1図は、本発明の実施例を示す分布型増幅器の構成図である。

この分布型増幅器は、例えば外部入力ライン側から入力されるマイクロ波帯の入力信号 $S_{in}$ を増幅して出力信号 $S_{out}$ を外部出力ライン側へ出力するものであり、外部入力ライン側に接続される入力側インピーダンス整合回路10を有している。

$f_1 \sim S_{fn}$ を出力する増幅素子であって、それぞれゲート幅が例えば $120\mu m$ に設定されており、各ゲートが入力側伝送線路20に、ソースが接地電位にそれぞれ接続されると共に、ドレインが出力側伝送線路40に接続されている。

出力側伝送線路40は、各増幅信号 $S_{f1} \sim S_{fn}$ を遅延させて位相の同期をとりつつ出力側へ伝搬する線路であり、例えば特性インピーダンス $45\Omega$ 、長さ $80\mu m$ のライン41-1 $\sim$ 41-nと、例えば $20\Omega$ の出力側終端抵抗42を用いて構成されており、出力側インピーダンス整合回路50に接続されている。

出力側インピーダンス整合回路50は、外部出力ライン側の外部インピーダンス、例えば $50\Omega$ と、増幅器の出力側の合成線路特性インピーダンスとの整合をとるための回路であり、例えばマッチング用線路 $25\Omega$ 、 $600\mu m$ で構成されている。

なお、第1図の増幅器において、バイアス回路は省略されている。

入力側インピーダンス整合回路10は、外部入力ライン側の外部インピーダンス、例えば $50\Omega$ と増幅器の入力側の合成線路特性インピーダンスとの整合をとり、外部入力ライン側からの入力信号 $S_{in}$ を反射させることなく出力する回路であり、例えばマッチング用線路 $25\Omega$ 、 $900\mu m$ で構成されている。この入力側インピーダンス整合回路10には、入力側伝送線路20が接続されている。

入力側伝送線路20は、入力側インピーダンス整合回路10を介して入力される入力信号 $S_{in}$ を所定区間毎に一定の遅延時間遅延させながら伝搬する線路であって、例えば特性インピーダンス $35\Omega$ 、長さ $80\mu m$ のライン21-1 $\sim$ 21-nと、例えば $8\Omega$ の入力側終端抵抗22を用いて構成されており、複数のFET30-1 $\sim$ 30-nに接続されている。

FET30-1 $\sim$ 30-nは、入力側伝送線路20を伝搬する入力信号 $S_{in}$ を一定の遅延時間ずつ遅れてそれぞれ順次入力しそれぞれ増幅信号 $S$

次に、動作を説明する。

外部入力ライン側からの入力信号 $S_{in}$ が入力側インピーダンス整合回路10を介して入力側伝送線路20に入力される。すると、その入力信号 $S_{in}$ は、ライン21-1 $\sim$ 21-nにより各区間で一定の遅延時間遅延しながら入力側伝送線路20を伝搬していき、一定の遅延時間ずつ遅延して順次FET30-1 $\sim$ 30-nのゲートに入力される。これにより、各FET30-1 $\sim$ 30-nは、順次増幅信号 $S_{f1} \sim S_{fn}$ を出力側伝送線路40へ出力する。この時、入力側伝送線路20及び出力側伝送線路40における反射電力は、それぞれ入力側終端抵抗22及び出力側終端抵抗42により吸収される。

出力側伝送線路40へ順次出力された増幅信号 $S_{f1} \sim S_{fn}$ は、ライン41-1 $\sim$ 41-nによりそれぞれ遅延して位相の同期がとられ、同位相に加えられて出力側へ伝搬していき、出力信号 $S_{out}$ として出力側インピーダンス整合回路50を介して外部出力ライン側へ出力される。

以上のようにして、この分布型増幅器は、入力信号  $S_{in}$  を増幅して出力信号  $S_{out}$  を出力する。

本実施例では、次のような利点を有している。

従来の分布型増幅器では、伝送線路に用いるラインとして、 $70 \sim 100 \Omega$  程度の特性インピーダンスで  $300 \sim 500 \mu m$  程度の長さのものをを用い、FETにはゲート幅が  $100 \sim 200 \mu m$  程度のものをを用いるのが一般的であるが、その場合に比べて、本実施例の分布型増幅器は、伝送線路単位長さ当り非常に広いゲート幅の素子を集積できる。その結果として、合成線路特性インピーダンスは約  $10 \Omega$  程度となっている。

ここで、本実施例の分布型増幅器の特性例を第2図に示す。なお、第2図は、第1図の分布型増幅器の特性図であって、入出力用のボンディングワイヤ等まで含めた増幅器の特性を示すものであり、Sパラメータである  $S_{11}$  (入力側反射)、 $S_{21}$  (ゲイン)、 $S_{22}$  (出力側反射) の計算値である。図中、横軸には周波数 (GHz) が、縦軸にはSパラメータ (dB) がそれぞれとられている。

$\sim 30-n$  等の構成の変更が可能である。

例えば入力側、出力側インピーダンス整合回路  $10, 50$  の構成は、外部インピーダンス及び合成線路特性インピーダンスや、入力信号  $S_{in}$  の周波数及び帯域幅等を考慮して適宜設定可能である。

入力側、出力側伝送線路  $20, 40$  のライン  $21-1 \sim 21-n$  の特性インピーダンス、長さ及び個数設定や、終端抵抗  $22, 42$  の抵抗値の設定についても変更が可能である。例えば入力側、出力側伝送線路  $20, 40$  における各ラインの特性インピーダンス及び長さ設定は、入力信号  $S_{in}$  及び増幅信号  $S_f$  の遅延時間が適切な値をとるように設定できるし、FET  $30-1 \sim 30-n$  のゲート幅及び合成線路特性インピーダンス等を考慮して適宜設定できる。また、FET  $30-1 \sim 30-n$  のゲート幅及び個数は、増幅器全体の利得、効率及び帯域幅等を考慮して、所望の高出力が得られるように適宜設定される。

さらには、増幅器の入力側及び出力側の合成線路特性インピーダンスは、FET  $30-1 \sim 30$

この図から分かるように、本実施例では、分布型増幅器において特有の超広帯域特性を呈する帯域幅が、文献1の増幅器に比べて1.5倍程度に増加しており、文献2の増幅器に比べると幾分失われているが、 $20 \sim 30 \text{ GHz}$  程度の比較的広帯域にわたり、ゲイン  $5 \text{ dB}$  以上、入出力の反射  $-7 \text{ dB}$  以下の良好な特性が得られている。

特に、本実施例では、外部インピーダンスが  $50 \Omega$  の場合に、増幅器の入力側及び出力側の合成線路インピーダンスを  $50 \Omega$  ではなく、 $20 \Omega$  以下程度 (例えば約  $10 \Omega$ ) に設定しているため、入力側、出力側インピーダンス整合回路  $10, 50$  を設けても、広帯域特性を比較的損なうことなく、好適な高出力化を達成できる。

なお、本発明は、図示の実施例に限定されず、種々の変形が可能である。その変形例としては、例えば次のようなものが挙げられる。

(I) 第1図の分布型増幅器は、入力側、出力側インピーダンス整合回路  $10, 50$ 、入力側、出力側伝送線路  $20, 30$ 、及びFET  $30-1$

$-n$  のゲート幅に基づいて外部インピーダンスよりも低く設定されるが、この設定値については、増幅器全体の利得、効率、帯域幅及び出力等を考慮して最適な設定を行うことができる。従って、例えばその合成線路特性インピーダンスは、外部インピーダンスに近いために、あるいは低すぎるために十分な効果が得られなかったり、逆効果になったりするような場合には、それらの現象の発生を避けて設定されるし、回路構成に応じて最適な設定を行うことが可能である。

(II) 第1図の分布型増幅器は、回路構成の削除、及びバイアス回路等を含む他の回路構成の付加などを適宜行うことができる。また、入出力側の外部インピーダンスは必ずしも  $50 \Omega$  である必要はないし、その外部インピーダンスは入出力ラインのインピーダンスであってよいが他の外部回路のインピーダンスであってよいし、あるいはそれらを合成したものであってもよい。

(III) 上記実施例における分布型増幅器の動作

説明は、一動作例を概略的に示したものであり、何等それに限定されるものではない。

(発明の効果)

以上詳細に説明したように、本発明によれば、入力側及び出力側の合成線路特性インピーダンスを、FETのゲート幅に基づき前記外部インピーダンスに比べて低く設定したため、単位伝送線路長当りに付加できるFETのゲート幅を増大させることができ、該分布型増幅器の高出力化を実現できる。

前記合成線路特性インピーダンスを前記FETのゲート幅に基づき例えば帯域幅等を考慮して適宜設定し、かつ前記入力側、出力側インピーダンス整合回路を設けてマッチングをとることにより、整合回路でマッチングをとることによる広帯域特性の劣化を緩和しつつ、該合成線路特性インピーダンスと外部インピーダンスとの整合をとることができ、良好な帯域幅の確保を図ることができる。

従って、本発明では、比較的広帯域な周波数特性と高い出力電力が得られる分布型増幅器を実現

できる。

#### 4. 図面の簡単な説明


第1図は本発明の実施例を示す分布型増幅器の構成図、第2図は第1図の分布型増幅器の特性図である。

10…入力側インピーダンス整合回路、20…入力側伝送線路、30-1～30-n…FET、40…出力側伝送線路、50…出力側インピーダンス整合回路、 $S_{in}$ …入力信号、 $S_{f1}$ ～ $S_{fn}$ …増幅信号、 $S_{out}$ …出力信号。


出願人 沖電気工業株式会社

代理人弁理士 柿 本 恭 成

10: 入力側インピーダンス整合回路  
20: 入力側伝送線路  
30-1～30-n: FET  
40: 出力側伝送線路  
50: 出力側インピーダンス整合回路  
 $S_{in}$ : 入力信号  
 $S_{f1}$ ～ $S_{fn}$ : 増幅信号  
 $S_{out}$ : 出力信号



本発明の実施例の分布型増幅器  
第1図



第1図の分布型増幅器の特性図

第2図

**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

**BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☒ FADED TEXT OR DRAWING
- ☒ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☒ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☒ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: \_\_\_\_\_

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.**